Verifikationsingenieur – UVM / SystemVerilog
Confidential
Posted: December 9, 2025
Interested in this position?
Create a free account to apply with AI-powered matching
Job Description
Beschreibung:
Verantwortlich für die funktionale Verifikation von digitalen IC-/ASIC-/SoC-Designs. Aufbau von Testbenches, Entwicklung von UVM-Komponenten und Sicherstellung einer vollständigen Coverage.
Typische Aufgaben:
Entwicklung von UVM-Testumgebungen
Erstellung und Ausführung von Testfälle...
Source: freelancermap — View full description on freelancermap →