Verifikationsingenieur – UVM / SystemVerilog
Firmenname für EXPERT-Mitglieder sichtbar
Posted: November 25, 2025
Interested in this position?
Create a free account to apply with AI-powered matching
Required Skills
Job Description
Projektbeschreibung
Beschreibung:
Verantwortlich für die funktionale Verifikation von digitalen IC-/ASIC-/SoC-Designs. Aufbau von Testbenches, Entwicklung von UVM-Komponenten und Sicherstellung einer vollständigen Coverage.
Typische Aufgaben:
Entwicklung von UVM-Testumgebungen
Erstellung und Ausf...
Source: freelance.de — View full description on freelance.de →